Naslov (srp)

Флексибилни кодер и декодер кодова са проверама парности мале густине : докторска дисертација

Autor

Petrović, Vladimir, 1991-

Doprinosi

Đorđević, Goran, 1964-
El Mezeni, Dragomir M., 1985-
Saranovac, Lazar, 1966-
Popović-Božović, Jelena, 1966-
Brkić, Srđan, 1987-
Ivaniš, Predrag, 1974-

Opis (srp)

У дисертацији су предложена брза, флексибилна и хардверски ефикасна решења закодовање и декодовање изузетно нерегуларних кодова са проверама парности мале густине(енгл. low-density parity-check, LDPC, codes) захтевана у савременим комуникационимстандардима.Један део доприноса дисертације је у новој делимично паралелној архитектури LDPCкодера за пету генерацију мобилних комуникација. Архитектура је заснована нафлексибилној мрежи за кружни померај која омогућава паралелно процесирање више деловаконтролне матрице кратких кодова чиме се остварује сличан ниво паралелизма као и прикодовању дугачких кодова. Поред архитектуралног решења, предложена је оптимизацијаредоследа процесирања контролне матрице заснована на генетичком алгоритму, којаомогућава постизање великих протока, малог кашњења и тренутно најбоље ефикасностиискоришћења хардверских ресурса.У другом делу дисертације предложено је ново алгоритамско и архитектурално решењеза декодовање структурираних LDPC кодова. Често коришћени приступ у LDPC декодеримаје слојевито декодовање, код кога се услед проточне обраде јављају хазарди података којисмањују проток. Декодер предложен у дисертацији у конфликтним ситуацијама на погоданначин комбинује слојевито и симултано декодовање чиме се избегавају циклуси паузеизазвани хазардима података. Овај приступ даје могућност за увођење великог броја степенипроточне обраде чиме се постиже висока учестаност сигнала такта. Додатно, редоследпроцесирања контролне матрице је оптимизован коришћењем генетичког алгоритма запобољшане перформансе контроле грешака. Остварени резултати показују да, у поређењу сареферентним решењима, предложени декодер остварује значајна побољшања у протоку инајбољу ефикасност за исте перформансе контроле грешака.

Opis (srp)

Електротехника и рачунарство - Електроника / Electrical and Computer Engineering - Electronics Datum odbrane: 14.10.2021.

Opis (eng)

The dissertation proposes high speed, flexible and hardware efficient solutions for coding anddecoding of highly irregular low-density parity-check (LDPC) codes, required by many moderncommunication standards.The first part of the dissertation’s contributions is in the novel partially parallel LDPCencoder architecture for 5G. The architecture was built around the flexible shifting network thatenables parallel processing of multiple parity check matrix elements for short to medium codelengths, thus providing almost the same level of parallelism as for long code encoding. In addition,the processing schedule was optimized for minimal encoding time using the genetic algorithm. Theoptimization procedure contributes to achieving high throughputs, low latency, and up to date thebest hardware usage efficiency (HUE).The second part proposes a new algorithmic and architectural solution for structured LDPCcode decoding. A widely used approach in LDPC decoders is a layered decoding schedule, whichfrequently suffers from pipeline data hazards that reduce the throughput. The decoder proposed inthe dissertation conveniently incorporates both the layered and the flooding schedules in cases whenhazards occur and thus facilitates LDPC decoding without stall cycles caused by pipeline hazards.Therefore, the proposed architecture enables insertion of many pipeline stages, which consequentlyprovides a high operating clock frequency. Additionally, the decoding schedule was optimized forbetter signal-to-noise ratio (SNR) performance using genetic algorithm. The obtained results showthat the proposed decoder achieves great throughput increase and the best HUE when comparedwith the state of the art for the same SNR performance.

Jezik

srpski

Datum

2021

Licenca

Creative Commons licenca
Ovo delo je licencirano pod uslovima licence
Creative Commons CC BY-NC-ND 3.0 AT - Creative Commons Autorstvo - Nekomercijalno - Bez prerada 3.0 Austria License.

http://creativecommons.org/licenses/by-nc-nd/3.0/at/legalcode

Predmet

OSNO - Opšta sistematizacija naučnih oblasti, Integrisana kola. Mikroelektronika

заштитно кодовање, кодови са проверама парности мале густине, пета генерација мобилних комуникација, флексибилност, проточна обрада, архитектура кодера, архитектура декодера, слојевито декодовање, ефикасност искоришћења хардверских ресурса, генетички алгоритам

OSNO - Opšta sistematizacija naučnih oblasti, Integrisana kola. Mikroelektronika

channel coding, low-density parity-check (LDPC) codes, 5G new radio, flexibility, pipeline, encoder architecture, decoder architecture, layered decoding, hardware usage efficiency, genetic algorithm